MOS 制造电气计量的最新发展

高漏栅堆叠被建模为并联 RC 等效电路。 ♦ 为了解决电容问题，使用更高的频率将降低电容阻抗，从而使该元件在并联电阻/电导中占主导地位。 ♦ 但这仅在测试结构中存在可忽略的寄生串联电阻时才有效。 如果存在串联电阻，则使用更高的频率只会使感兴趣的电容阻抗与 Rs 相比可以忽略不计。