在重組多孔矽上生長的附著外延層和分離外延箔的壽命測量顯示整體壽命超過 100 μs

本文討論了外延層可靠的壽命測量以及隨後體和表面複合元件的去耦的持續努力，無論是當它仍然附著在其生長的 p+ 襯底上時（「附著的外延層」）還是在它與基板分離後（「分離的外延層」）。 對於“附著的外延層”，微波光電導衰減（^-PCD）和模擬輔助光致發光（sim-PL）與外延層厚度的變化一起應用，以評估p型外延層的體壽命（Tbulk）和總有效表面複合速度（Stot）。 透過對有效壽命倒數與外延層厚度倒數數據進行線性擬合，可靠地提取了所有樣品的 Stot，在外延層/襯底界面處不存在多孔矽的情況下，Stot 為～265 cm/s，而存在多孔矽時為～9220 cm/s，在被薄背表面場屏蔽時為～775 cms。 根據這些 Stot 值，使用 sim-PL 估計多孔矽區域中的 Tbulk 約為 160 |us。 對於n型“分離的外箔”，使用準穩態光電導（QSSPC）。 然而，儘管 Stot 較低，但由於 Tbulk 太高，無法提取可靠的 Tbulk。 然而，Tbulk的下限估計為＞138μs。 如此高的體壽命意味著體擴散長度比外延層厚度長一個數量級，可能會帶來高電池效率。