Forksheet FET - トランジスタ製造の未来？

トランジスタのサイズが継続的に縮小し、新しい構造が登場するに伴い、さまざまな構造欠陥の検出を含む新たな計測課題も生じています。相補型金属酸化膜半導体（CMOS）技術の分野では、より高効率かつ高速なデバイスへの要求が絶えず高まっており、これにはさらに小型で複雑なトランジスタの開発が含まれます。

しばらくの間、ナノシートFETは最先端デバイス製造の頂点と見なされてきましたが、トランジスタサイズの縮小を成功させる鍵は、Forksheetフィールドエフェクトトランジスタ（FET）ベースのデバイスの登場にあると予測されています。Forksheet FETはナノシートアーキテクチャの先進的な変形であり、Nチャネル金属酸化膜半導体（NMOS）とPチャネル金属酸化膜半導体（PMOS）デバイスの間に誘電体壁を追加することで、より密な配置を可能にします。シミュレーションに基づくと、ナノシートFETと比較して最大10%の性能向上、24%のエネルギー効率改善、およびセル面積の20%削減が見込まれます。1 しかし、これらの改善にもかかわらず、構造内で発生する欠陥の寸法は変わらないため、その影響はかえって増大することを強調する必要があります。したがって、これらの欠陥を適時に検出し、最適なデバイス製造プロセスを確保するために、効率的で正確な計測ソリューションがますます不可欠となっています。

欧州の半導体コミュニティは、グローバル半導体産業において市場プレゼンスを拡大し、技術イノベーターとしての地位を強化することに意欲的であり、技術的進歩を促進し、重要な情報交換を提供し、デバイス製造プロセスを改善するための知識共有を強化するプロジェクトに注力しています。IT2 EUプロジェクトの枠組みの中で、SemilabはSemilabの分光エリプソメトリー専門家による最近の開発成果に基づき、「Mueller matrix ellipsometryを用いたForksheet FETアレイにおける構造非対称性の検出：理論的研究」に関する論文を発表しました。この研究では、ライン粗さ、ピッチウォーキング、曲がり、その他の不規則性など、従来のOCDを補完するデータを測定するための一般化エリプソメトリー手法およびシステムの開発が必要でした。

上記のForksheet FETサンプルの特性評価のため、チームは標準的な分光エリプソメトリー測定を実施しました。評価後、材料の非対称性をさらに詳しく調査し、より優れた結果を得るためにミューラーマトリクス（MM）測定に進みました。

チームのアプローチは、Forksheet FETのプロファイル非対称性のさまざまな度合いと方向についてMM測定のシミュレーションを作成し、欠陥によって引き起こされる光学応答の識別可能性を定量化し、非対称性パラメータ間の相関を計算することでした。サンプルの正確なアライメントが非対称性の検出における重要な要因であるため、アライメントの不確実性の影響とそれを除去する方法についても調査しました。
完全な研究はこちらからお読みいただけます。