포크시트 FET - 트랜지스터 제조의 미래인가?

트랜지스터 크기가 지속적으로 줄어들고 새로운 구조가 생기면서 다양한 구조적 결함 감지를 비롯한 새로운 계측 문제도 발생합니다. CMOS(상보성 금속 산화물 반도체) 기술 세계에서는 더 작고 더 복잡한 트랜지스터의 개발을 포함하여 더 효율적이고 더 빠른 장치에 대한 요구가 계속 증가하고 있습니다.

한동안 나노 시트 FET는 현대 장치 제조의 최고로 간주되었지만, 트랜지스터 크기를 성공적으로 줄이는 열쇠는 포크시트 전계 효과 트랜지스터(FET) 기반 장치의 등장일 것으로 예상됩니다. Forksheet FET는 나노시트 아키텍처의 고급 변형으로, n채널 금속 산화물 반도체(NMOS)와 p채널 금속 산화물 반도체(PMOS) 장치 사이에 유전체 벽을 추가하여 더 긴밀하게 배열할 수 있습니다. 시뮬레이션에 따르면 이는 나노시트 FET와 비교하여 최대 10%의 성능 향상, 24%의 에너지 효율성 향상 및 20%의 셀 면적 감소를 가능하게 할 것으로 예상됩니다.1 그러나 이러한 개선에도 불구하고 구조 내에서 발생하는 결함의 크기는 변하지 않고 유지되어 그 영향이 증폭된다는 점을 강조하는 것이 중요합니다. 결과적으로, 이러한 결함을 시기적절하게 감지하고 최적의 장치 제조 공정을 보장하기 위해서는 효율적이고 정확한 계측 솔루션이 점점 더 중요해지고 있습니다.

유럽 반도체 커뮤니티는 기술 발전을 촉진하고 중요한 정보 교환을 제공하며 장치 제조 공정을 개선하기 위한 지식 공유를 강화하는 프로젝트에 중점을 두고 시장 입지를 높이고 글로벌 반도체 산업에서 기술 혁신자로서의 입지를 강화하는 데 열중하고 있습니다. IT2 EU 프로젝트 프레임 내에서 Semilab은 Semilab의 분광 타원편광법 전문가의 최근 개발 결과를 바탕으로 'Mueller 매트릭스 타원계측법을 사용하여 Forksheet FET 어레이의 구조적 비대칭성 감지: 이론적 연구'에 대한 논문을 발표했습니다. 이들의 작업은 선 거칠기, 피치워킹, 굽힘 또는 기타 불규칙성과 같은 기존 OCD를 보완하는 데이터를 측정하기 위한 일반화된 타원계측법 방법 및 시스템을 개발하는 데 필요했습니다.

위에 언급된 포크시트 FET 샘플의 특성화를 위해 팀은 표준 분광 타원편광법 측정을 수행했습니다. 평가 후 그들은 재료의 비대칭에 대해 더 나은 결과를 재료의 비대칭에 대해 더 나은 결과를 얻을 수 있는 가능성을 확인했습니다.

팀의 접근 방식은 포크시트 FET 프로파일 비대칭의 다양한 정도와 방향으로 MM 측정 시뮬레이션을 생성하여 결함으로 인한 광학 응답의 구별성을 정량화하고 비대칭 파라미터 간의 상관 관계를 계산하는 것이었습니다. 시료의 정확한 정렬은 비대칭 탐지의 핵심 요소이므로 정렬 불확실성의 영향과 이를 필터링하는 방법도 조사되었습니다.
전체 연구 내용은 여기에서 확인하실 수 있습니다.